2022-01-11 10:50:35 +01:00

154 lines
7.1 KiB
XML

<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7z010clg400-1" LaunchTime="1641894418">
<File Type="VDS-TIMING-PB" Name="VGA_top_timing_summary_synth.pb"/>
<File Type="VDS-TIMINGSUMMARY" Name="VGA_top_timing_summary_synth.rpt"/>
<File Type="RDS-DCP" Name="VGA_top.dcp"/>
<File Type="RDS-UTIL-PB" Name="VGA_top_utilization_synth.pb"/>
<File Type="RDS-UTIL" Name="VGA_top_utilization_synth.rpt"/>
<File Type="RDS-PROPCONSTRS" Name="VGA_top_drc_synth.rpt"/>
<File Type="RDS-RDS" Name="VGA_top.vds"/>
<File Type="REPORTS-TCL" Name="VGA_top_reports.tcl"/>
<File Type="PA-TCL" Name="VGA_top.tcl"/>
<FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1" RelGenDir="$PGENDIR/sources_1">
<Filter Type="Srcs"/>
<File Path="$PSRCDIR/sources_1/imports/projet-electronique-clean/sources_snake/Diviseur.vhd">
<FileInfo>
<Attr Name="ImportPath" Val="$PPRDIR/../../projet-electronique-clean/sources_snake/Diviseur.vhd"/>
<Attr Name="ImportTime" Val="1641893383"/>
<Attr Name="UsedIn" Val="synthesis"/>
<Attr Name="UsedIn" Val="simulation"/>
</FileInfo>
</File>
<File Path="$PSRCDIR/sources_1/imports/projet-electronique-clean/sources_snake/types.vhd">
<FileInfo>
<Attr Name="Library" Val="ourTypes"/>
<Attr Name="ImportPath" Val="$PPRDIR/../../projet-electronique-clean/sources_snake/types.vhd"/>
<Attr Name="ImportTime" Val="1641893383"/>
<Attr Name="UsedIn" Val="synthesis"/>
<Attr Name="UsedIn" Val="simulation"/>
</FileInfo>
</File>
<File Path="$PSRCDIR/sources_1/imports/projet-electronique-clean/sources_snake/GeneRGB_V1.vhd">
<FileInfo>
<Attr Name="ImportPath" Val="$PPRDIR/../../projet-electronique-clean/sources_snake/GeneRGB_V1.vhd"/>
<Attr Name="ImportTime" Val="1641893383"/>
<Attr Name="UsedIn" Val="synthesis"/>
<Attr Name="UsedIn" Val="simulation"/>
</FileInfo>
</File>
<File Path="$PSRCDIR/sources_1/imports/projet-electronique-clean/sources_snake/GeneSync.vhd">
<FileInfo>
<Attr Name="ImportPath" Val="$PPRDIR/../../projet-electronique-clean/sources_snake/GeneSync.vhd"/>
<Attr Name="ImportTime" Val="1641893383"/>
<Attr Name="UsedIn" Val="synthesis"/>
<Attr Name="UsedIn" Val="simulation"/>
</FileInfo>
</File>
<File Path="$PSRCDIR/sources_1/imports/projet-electronique-clean/sources_snake/Gene_Snake.vhd">
<FileInfo>
<Attr Name="ImportPath" Val="$PPRDIR/../../projet-electronique-clean/sources_snake/Gene_Snake.vhd"/>
<Attr Name="ImportTime" Val="1641893383"/>
<Attr Name="UsedIn" Val="synthesis"/>
<Attr Name="UsedIn" Val="simulation"/>
</FileInfo>
</File>
<File Path="$PSRCDIR/sources_1/imports/projet-electronique-clean/sources_snake/pomme.vhd">
<FileInfo>
<Attr Name="ImportPath" Val="$PPRDIR/../../projet-electronique-clean/sources_snake/pomme.vhd"/>
<Attr Name="ImportTime" Val="1641893383"/>
<Attr Name="UsedIn" Val="synthesis"/>
<Attr Name="UsedIn" Val="simulation"/>
</FileInfo>
</File>
<File Path="$PSRCDIR/sources_1/imports/projet-electronique-clean/sources_snake/updateSnake.vhd">
<FileInfo>
<Attr Name="ImportPath" Val="$PPRDIR/../../projet-electronique-clean/sources_snake/updateSnake.vhd"/>
<Attr Name="ImportTime" Val="1641893383"/>
<Attr Name="UsedIn" Val="synthesis"/>
<Attr Name="UsedIn" Val="simulation"/>
</FileInfo>
</File>
<File Path="$PSRCDIR/sources_1/imports/projet-electronique-clean/sources_snake/RAMController.vhd">
<FileInfo SFType="VHDL2008">
<Attr Name="ImportPath" Val="$PPRDIR/../../projet-electronique-clean/sources_snake/RAMController.vhd"/>
<Attr Name="ImportTime" Val="1641893383"/>
<Attr Name="UsedIn" Val="synthesis"/>
<Attr Name="UsedIn" Val="simulation"/>
</FileInfo>
</File>
<File Path="$PSRCDIR/sources_1/imports/projet-electronique-clean/sources_snake/snakeRam.vhd">
<FileInfo SFType="VHDL2008">
<Attr Name="ImportPath" Val="$PPRDIR/../../projet-electronique-clean/sources_snake/snakeRam.vhd"/>
<Attr Name="ImportTime" Val="1641893383"/>
<Attr Name="UsedIn" Val="synthesis"/>
<Attr Name="UsedIn" Val="simulation"/>
</FileInfo>
</File>
<File Path="$PSRCDIR/sources_1/imports/projet-electronique-clean/sources_snake/spritesRom.vhd">
<FileInfo SFType="VHDL2008">
<Attr Name="ImportPath" Val="$PPRDIR/../../projet-electronique-clean/sources_snake/spritesRom.vhd"/>
<Attr Name="ImportTime" Val="1641893383"/>
<Attr Name="UsedIn" Val="synthesis"/>
<Attr Name="UsedIn" Val="simulation"/>
</FileInfo>
</File>
<File Path="$PSRCDIR/sources_1/imports/projet-electronique-clean/sources_snake/VGA_top.vhd">
<FileInfo>
<Attr Name="ImportPath" Val="$PPRDIR/../../projet-electronique-clean/sources_snake/VGA_top.vhd"/>
<Attr Name="ImportTime" Val="1641894412"/>
<Attr Name="UsedIn" Val="synthesis"/>
<Attr Name="UsedIn" Val="simulation"/>
</FileInfo>
</File>
<File Path="$PSRCDIR/sources_1/imports/projet-electronique-clean/sprites/pomme.mem">
<FileInfo>
<Attr Name="UserDisabled" Val="1"/>
<Attr Name="ImportPath" Val="$PPRDIR/../../projet-electronique-clean/sprites/pomme.mem"/>
<Attr Name="ImportTime" Val="1641893383"/>
<Attr Name="UsedIn" Val="synthesis"/>
<Attr Name="UsedIn" Val="simulation"/>
</FileInfo>
</File>
<File Path="$PSRCDIR/sources_1/imports/projet-electronique-clean/sprites/sprites.mem">
<FileInfo>
<Attr Name="ImportPath" Val="$PPRDIR/../../projet-electronique-clean/sprites/sprites.mem"/>
<Attr Name="ImportTime" Val="1641893383"/>
<Attr Name="UsedIn" Val="synthesis"/>
<Attr Name="UsedIn" Val="simulation"/>
</FileInfo>
</File>
<Config>
<Option Name="DesignMode" Val="RTL"/>
<Option Name="TopModule" Val="VGA_top"/>
<Option Name="TopAutoSet" Val="TRUE"/>
</Config>
</FileSet>
<FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
<Filter Type="Constrs"/>
<File Path="$PSRCDIR/constrs_1/imports/sources_snake/ZYBO_Master.xdc">
<FileInfo>
<Attr Name="ImportPath" Val="$PPRDIR/../../projet-electronique-clean/sources_snake/ZYBO_Master.xdc"/>
<Attr Name="ImportTime" Val="1641893383"/>
<Attr Name="UsedIn" Val="synthesis"/>
<Attr Name="UsedIn" Val="implementation"/>
</FileInfo>
</File>
<Config>
<Option Name="ConstrsType" Val="XDC"/>
</Config>
</FileSet>
<FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
<Filter Type="Utils"/>
<Config>
<Option Name="TopAutoSet" Val="TRUE"/>
</Config>
</FileSet>
<Strategy Version="1" Minor="2">
<StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2020">
<Desc>Vivado Synthesis Defaults</Desc>
</StratHandle>
<Step Id="synth_design"/>
</Strategy>
<BlockFileSet Type="BlockSrcs" Name="clk_wiz_0"/>
</GenRun>